PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-335178

(43)Date of publication of application: 18.12.1998

(51)Int.CI.

H01G 4/33

H01G 4/30 H05K 1/16

H05K 3/46

(21)Application number: 09-138927

(71)Applicant: KYOCERA CORP

(22)Date of filing:

28.05.1997


(72)Inventor: NANBU SHINJI

(54) THIN-FILM CAPACITOR AND CAPACITOR-INTEGRATED SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a thin-film capacitor and a laminated thin-film capacitor which, having large capacity and low inductance, can cope with a high-speed digital circuit.

SOLUTION: In a thin-film capacitor wherein electrode films 2 and 5 are formed on both surfaces of a dielectric thin-film, while the dielectric thin-film has plural split high dielectric constant bodies 3 allocated with interval with a low dielectric constant body 4 of amorphous SiO2 allocated between plural split high dielectric constant bodies 3, the electrode films 2 and 5 formed on both surfaces of the dielectric thin film have capacity take-out parts 6 and 7 formed on the same side, respectively, while the currents flowing in the electrode films 2 and 5 are desirably opposite in direction. The thin-film capacitor may be integrated in a substrate, dependence on the case.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-335178


(43)公開日 平成10年(1998)12月18日

(51) Int.Cl. ⁶		識別記号	FΙ				
H01G	4/33		H01G	4/06	102		
	4/30	301		4/30	301E		
H05K	1/16		H05K	1/16]	D	
	3/46			3/46	Q		
			審査請求	未 計求	請求項の数 6	OL	(全 13 頁)
(21)出願番号		特願平9-138927	(71)出願人	. 0000066	33		
				京セラ	朱式会社		
(22) 出顧日		平成9年(1997)5月28日 京都府京都市伏見区竹田鳥羽殿					
			(72)発明者	南部(書次		
					表面分市山下町: 8合研究所内	1番4+	身 京セラ棋
				TAX IT I	פיוול של כועד בו		
							•
		•					

(57)【要約】

【課題】高速デジタル回路に対応可能な、大容量で、かつ低インダクタンスの薄膜コンデンサおよび積層型薄膜コンデンサを提供する。

【解決手段】誘電体薄膜10の両面に電極膜2、5を形成してなる薄膜コンデンサであって、誘電体薄膜10が複数の分割高誘電率体3を離間して配置し、かつ複数の分割高誘電率体3の間にアモルファスSiO2からなる低誘電率体4を配置してなるもので、誘電体薄膜10の両面に形成された電極膜2、5には、同一側にそれぞれ容量取出部6、7が形成されており、電極膜2、5を流れる電流がそれぞれ逆方向とされていることが望ましい。また、上記の薄膜コンデンサが基板内に内蔵される場合もある。



【特許請求の範囲】

【請求項1】誘電体薄膜の両面にそれぞれ電極膜を形成してなる薄膜コンデンサであって、前記誘電体薄膜が複数の分割高誘電率体を離間して配置し、かつ前記複数の分割高誘電率体の間にアモルファスSiO2からなる低誘電率体を配置して構成されることを特徴とする薄膜コンデンサ。

【請求項2】誘電体薄膜の両面に形成された電極膜には、同一側にそれぞれ容量取出部が形成されており、電極膜を流れる電流が逆方向とされていることを特徴とする請求項1記載の薄膜コンデンサ。

【請求項3】請求項1または2記載の薄膜コンデンサが 基板内に内蔵されていることを特徴とするコンデンサ内 蔵基板。

【請求項4】分割高誘電率体は、金属元素としてPb、MgおよびNbを含むペロブスカイト型複合酸化物結晶からなる膜厚2μm以下の薄膜であって、測定周波数1kHz(室温)での比誘電率が2500以上、100MHz(室温)での比誘電率が2000以上であり、かつ比誘電率の温度特性が±15%以内(−40℃~85℃)であり、直流電界5V/μm印加時の比誘電率の減少率が40%以内であることを特徴とする請求項1または2記載の薄膜コンデンサ。

> (x,y) A(0.01,0.01) B(0.01,0.05) C(0.025,0.08) D(0.05,0.05) E(0.10,0.05) F(0.10,0.01)

【請求項6】複数の誘電体薄膜と複数の電極膜を交互に 積層してなる薄膜コンデンサであって、前記誘電体薄膜 40 が複数の分割高誘電率体を離間して配置し、かつ前記複 数の分割高誘電率体の間にアモルファスSiO2 からな る低誘電率体を配置して構成されることを特徴とする薄 膜コンデンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は薄膜コンデンサおよびコンデンサ内蔵基板に関し、特に、高速動作する電気回路に配設され、高周波ノイズのバイパス用、もしくは電源電圧の変動防止用に供される、大容量低インダクタ 50

ンスの薄膜コンデンサ、およびこの薄膜コンデンサを内 蔵した基板に関する。

[0002]

【従来技術】電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。特に大量の情報を高速に処理する必要のあるコンピュータの高速デジタル回路では、メインフレームをはじめパーソナルコンピュータレベルにおいても、CPUチップ内のクロック周波数は100MHzから数百MHz、チップ間バスのクロック周波数も30MHzから75MHzと高速化が顕著である。

【0003】また、LSIの集積度が高まりチップ内の 素子数の増大につれ、消費電力を抑えるために電源電圧 は低下の傾向にある。これらIC回路の高速化、高密度 化、低電圧化に伴い、コンデンサ等の受動部品も小型大 容量化と併せて、高周波もしくは高速パルスに対して優 れた特性を示すことが必須になってきている。

【0004】コンデンサを小型高容量にするためには一対の電極に挟持された誘電体を薄くし、薄膜化することが最も有効である。薄膜化は上述した電圧の低下の傾向にも適合している。一方、IC回路の高速動作に伴う諸問題は各素子の小型化よりも一層深刻な問題である。このうち、コンデンサの役割である高周波ノイズの除去機能において、特に重要となるのは、論理回路の同時切り替えが同時に発生したときに生ずる電源電圧の瞬間的な低下を、コンデンサに蓄積されたエネルギーを瞬時に供給することにより低減する機能である。いわゆるデカップリングコンデンサである。

【0005】デカップリングコンデンサに要求される性能は、クロック周波数よりも速い負荷部の電流変動に対して、いかにすばやく電流を供給できるかにある。従って、100MHzから1GHzにおける周波数領域に対してコンデンサとして確実に機能しなければならない。しかし、実際のコンデンサ素子は静電容量成分の他に、抵抗成分、インダクタンス成分を持つ。容量成分のインピーダンスは周波数増加とともに減少し、インダクタンス成分は周波数の増加とともに増大する。

【0006】すなわち、コンデンサの静電容量をC、インダクタンスをLとすると、この素子の共振周波数はf0 = $1/(2\pi(CL)^{1/2})$ と書け、共振周波数でのインピーダンスが抵抗成分Rを与える。f<f0 ではこの素子は電荷供給源のコンデンサとしてふるまい、逆にf>f0 ではインダクタンスとしてふるまい、この素子自体が高周波ノイズの発生源となってしまう。このため、I C0 動作周波数が高くなるにつれ、コンデンサ素子自体の持つインダクタンスが、供給すべき過渡電流を制限してしまい、ロジック回路側の電源電圧の瞬時低下、または新たな電圧ノイズを発生させてしまう。結果として、ロジック回路上のエラーを引き起こしてしま

2

う。

【0007】特に最近のLSIは総案子数の増大による 消費電力増大を抑えるために電源電圧は低下しており、 電源電圧の許容変動幅も小さくなっている。従って、高 速動作時の電圧変動幅を最小に抑えるため、デカップリ ングコンデンサ索子自身の持つインダクタンスを減少さ せ、foをICの動作周波数よりも高周波側にもってゆ くことが望まれている。

【0008】コンデンサのインダクタンスは電極構造や その大きさに依存することが知られており、電極形状と そこを流れる髙周波電流分布の最適化が必要であるが、 それにも限界がある。電荷の供給源としてのデカップリ ングコンデンサを考えれば、低インダクタンスのみなら ず、電圧変動をできるだけ小さくするためには大容量が 必要である。

【0009】しかしながら、上記式から理解できるよう に、単に容量を大きくすれば、foが小さくなり高周波 でのコンデンサとしての機能が劣化してしまう。高周波 特性の観点からは、Cを小さくしなければならないが、 電源電圧の瞬時低下に対応する電荷供給源としては大容 量が必要であり、この二律背反を解決しなければ1GH zまでのクロック周波数に対応できるデカップリングコ ンデンサの実現は困難である。

【0010】ところで、インダクタンスを減少させる方 法は3種類考えられる。第1は電流経路の長さを最小に する方法、第2は電流経路をループ構造としループ断面 積を最小にする方法、第3は電流経路をn個に分配して 実効的なインダクタンスを1/nにする方法である。

【0011】第1の方法は、単位面積あたりの容量を増 加させて小型化を図ればよく、コンデンサ素子を薄膜化 30 ・小型化することにより達成できる。大容量で高周波特 性の良好なコンデンサを得る目的で、誘電体厚さを1μ m以下に薄膜化した例として特開昭60-94716号 公報がある。

【0012】第2の方法は、一本の電流経路が形成する 磁場を、近接する別の電流経路が形成する磁場により相 殺低減する効果であるから、コンデンサを形成する一対 の電極板、または電極層に流れる電流の向きをできるだ け同一方向にしないようにすればよい。

【0013】第3の方法では、多数に分割したコンデン サを並列接続することによって低インダクタンス化が図 れると同時に低インピーダンス化が実現できる。分割さ れた一つ一つのコンデンサの容量は小さく、髙周波特性 を示す共振周波数 fo を大きくすることができ、このこ とは文献(T. H. Hubung他、IEEE Transcations on Ele ctromagnetic Compatibility, Vol.37, NO.2 (1995), 1 55) においても、チップ間バスのプリント基板に多数の チップコンデンサを配置した例において、理論的・実験 的に実証されている。

S. Patent4,853,827 に開示されるものが知られてい る。これには多数の誘電体ペレットを一対の電極ではさ み、ペレット間の間隙を低誘電率の樹脂で埋めた、大容 量かつ低インダクタンスのコンデンサが開示され、誘電 体層の厚みが 0. 3 mmで直径が 0. 5 1 mmの円板状 のバルクセラミックス(比誘電率=15000)を10 0個電極間に挿入し、その間隙を低誘電率樹脂で埋める ことにより、実効容量312 nF/sq.-in. (=0.4836nF/mm 2) の低インダクタンスコンデンサが得られている。

[0015]

【発明が解決しようとする課題】しかしながら、厚みが 数百μm以上のバルクセラミックスを用いているため に、比誘電率の大きな誘電体材料を用いたとしても、実 効容量の上限はたかだか1nF/mm2 であり、さらに1対 の電極間距離が数百μmであるために、前述の第2の方 法を用いて相互インダクタンスの効果によって、低イン ダクタンス化を図ることができない。

【0016】また、低誘電率材料として、樹脂を用いて いるために誘電損失が大きく、コンデンサ素子の低抵抗 化の観点からは好ましくない。デカップリングコンデン サの電極間距離を小さくし、薄膜化 (1μm以下) する ことによって、ノイズ除去能力が向上することは、シミ ュレーションにより理論的に実証されている(Z. Wu,Y. Chen, and J.Fang, Proc. Electron. Compo. Conf. 44 th (1994), p.945.) が、電極間の誘電体の比誘電率は たかだか25までのシミュレーションであり、高集積回 路に対応すべき数10から数100nFの容量に関する 記述はない。

【0017】また、薄膜誘電体層を利用した例としては 特開平4-211191号、特開平8-88318号が あるが、コンデンサの単位面積当たりの容量は最大で、 4 n F/mm² と大きいが、低インダクタンスを与える 構造とはなっておらず、共振周波数を十分高くとること ができない。

【0018】現行の積層チップコンデンサにおいては実 現可能なインダクタンスの値はたかだか100pHであ り、容量が100nFのデカップリングコンデンサで は、共振周波数 f o は 5 0 MH z 程度となる。それゆ え、今後の数百MH z から1GHzの髙速デジタル回路 に対応するためには、少なくともインダクタンスが数十 p H以下のレベルのデカップリングコンデンサが必要と なる。

【0019】さらに、パッケージや多層基板内に装着さ れるタイプにおいても、同様の課題が存在する。コンデ ンサの低インダクタンス化を図る方法は前述したよう に、3種類の方法があるが、上記大幅な低インダクタン ス化を図るには数百MHzにおいても高い比誘電率を示 す誘電体薄膜を用いて、1)電極面積を小さくし、2) 対面する電極に流れる電流を逆方向にし、その電流経路 【0014】上記第3の方法を活用したものとして、U. so をできるだけ短くする構造を実現し、3)並列分割構造 5

により共振周波数を100MHz以上にする必要がある。

【0020】一方、チタン酸バリウムに代表される、自発磁化をもち、高い比誘電率を示す強誘電体においては、薄膜化にしたがってその比誘電率が減少してゆく事実が最近明らかにされつつあり、チタン酸バリウムやジルコン酸チタン酸鉛では 1μ m以下の膜厚では比誘電率はたかだか1000程度以下であり、高容量の観点からも限界がある。

【0021】さらに、1000以上の高い比誘電率をもつ強誘電体では、その巨視的な自発分極が高周波に応答できなくなり、数十MHz以上での周波数分散(周波数とともに、比誘電率が大幅に減少すること)を示すことが知られている。高速デジタルIC回路でのノイズは、広いバンド幅にわたる高周波成分を含むため、高周波における誘電分散を示す材料では正常な電荷供給源としての機能を果たせない可能性がある。

【0022】本発明は、数百MHzから1GHzの高速 デジタル回路に対応しうる大容量で、かつ低インダクタ ンスの薄膜コンデンサおよびコンデンサ内蔵基板を提供 20 することを目的とする。

[0023]

【課題を解決するための手段】本発明の薄膜コンデンサは、誘電体薄膜の両面にそれぞれ電極膜を形成してなる薄膜コンデンサであって、前記誘電体薄膜が複数の分割高誘電率体を離間して配置し、かつ前記複数の分割高誘電率体の間にアモルファスSiO2 からなる低誘電率体を配置して構成されるものである。ここで、誘電体薄膜の両面に形成された電極膜には、同一側にそれぞれ容量取出部が形成されており、電極膜を流れる電流が逆方向とされていることが望ましい。

【0024】また、本発明のコンデンサ内蔵基板は、上 記薄膜コンデンサが基板内に内蔵されているものであ る。

【0025】上記分割高誘電率体は、金属元素としてPb、MgおよびNbを含むペロブスカイト型複合酸化物結晶からなる膜厚2μm以下の薄膜であって、測定周波数1kHz(室温)での比誘電率が2500以上、100MHz(室温)での比誘電率が2000以上であり、かつ比誘電率の温度特性が±15%以内(−40℃~85℃)であり、直流電界5V/μm印加時の比誘電率の減少率が40%以内であることが望ましい。

【0026】また、分割高誘電率体は、金属元素として Ba、Ti、Zr およびSnを含有するペロブスカイト 型複合酸化物からなる薄膜であって、これらの成分を Ba Ti I-x-y Zrx Sny O_3 と表した時のx およびy が、図1における線分A-B-C-D-E-F-Aで囲まれる範囲内にあり、かつ、ペロブスカイト結晶の平均 結晶粒径 d が0. $10\sim0$. 25μ m であることが望ましい。

[0027]

(x,y) A(0.01,0.01) B(0.01,0.05) C(0.025,0.08) D(0.05,0.05) E(0.10,0.05) F(0.10,0.01)

6

さらに、本発明の薄膜コンデンサは、複数の誘電体薄膜と複数の電極膜を交互に積層してなる薄膜コンデンサであって、前記誘電体薄膜が複数の分割高誘電率体を離間して配置し、かつ前記複数の分割高誘電率体の間にアモルファスSiO2からなる低誘電率体を配置して構成されるものである。

[0028]

【作用】本発明の薄膜コンデンサは、例えば、パッケージあるいは多層配線基板における電源層とグランド層を 1 対の電極とするデカップリングコンデンサであり、誘電体層を分割することにより、大容量、低インダクタンスが同時に実現でき、超高速 I C回路のデルタ I ノイズ 低減に顕著な効果が期待できる。

【0029】さらに、上記USP4,853,827では、低誘電率樹脂を誘電体間に充填していたため、誘電損失が大きく、ICへの電荷供給に多大なエネルギーロスを伴うという問題があったが、本発明では、分割誘電体間の充填に低損失低誘電率アモルファスSiO2を用いることにより、分割高誘電率体の電東密度の漏れを小さくし、分割コンデンサの並列接続効果を増大させることができ、低インダクタンス化を向上できるとともに、低誘電損失すなわち、低抵抗を実現することができるため、デカップリングコンデンサとしての機能を大幅に向上できる。

【0030】そして、薄膜コンデンサの分割高誘電率体として、上記した所定の組成のものを用いることにより、容量を増大することができ、しかも上記した誘電体薄膜は比誘電率の周波数依存性が小さいため、高周波領域においても高い比誘電率を有することができ、高周波領域における容量を増大することができる。

【0031】従って、本発明の薄膜コンデンサは、高容量、低インダクタンス、低抵抗を達成することができる。

[0032]

【発明の実施の形態】本発明の薄膜コンデンサは、基板上の電源層とグランド層の間に1000以上の高い比誘電率をもつ分割高誘電率体と、それを取り囲む形状の比誘電率が4の低誘電率体の部分よりなるものである。

【0033】図2に本発明の薄膜コンデンサの基本構成例を示す。この図2において、基板1の上面にはグランド層としての電極膜2が設けられ、この電極膜2の上面には、図3に示すように、平面形状が長方形状の複数の

分割高誘電率体3が相互に離間された状態で配置され、これらの分割高誘電率体3相互間の隙間に、アモルファスSiO2 からなる低誘電率体4が形成されている。分割高誘電率体3相互間の間隔は、 $50\sim200\mu$ mとされ、電東密度の分離という点から $100\sim200\mu$ mが望ましい。

【0034】複数の分割高誘電率体3と、これらの間を 充填する低誘電率体4により誘電体薄膜10が構成され ている。誘電体薄膜10の上面には、図1に示したよう に、電源層としての電極膜5が形成されている。電極膜 5と電極膜2には、同一側にそれぞれ容量取出部6、7 が一体に形成されており、電極膜(グランド層)2と電 極膜(電源層)5を流れる電流iは逆方向とされてい る。電源回路との接続を果たす容量取出部6、7は、例 えば、外付けコンデンサであれば、ハンダによりバンプ が形成され外部回路に接続される。また、基板内蔵型で あればピアホールによる接続でもよい。

【0035】大容量でかつ低インダクタンスのデカップ リングコンデンサを得るためには、図2で示されたよう に、分割された分割高誘電率体部分によるコンデンサの 容量をC、インダクタンスをL、抵抗をRとし、それら をn個並列に接続したコンデンサ案子を考えると、簡単 な回路解析により、このコンデンサ素子のインピーダン $\lambda dZ = 1/(n/R-j/\omega(L/n)+j\omega(n)$ C)] と掛け、このコンデンサ素子の実効容量はnC、 実効インダクタンスはL/n、実効抵抗はR/nとな る。また、共振周波数は1/2π(LC)^{1/2} である。 すなわち、図2で与えられるような並列接続素子を実現 すれば、大容量でかつきわめて高い共振周波数を有し、 100MHzから1GHzまでのクロック周波数に対応 できるデカップリングコンデンサを作ることができる。 【0036】本発明で用いられる基板材料としては、ア ルミナ、サファイア、MgO単結晶、SrTiO3 単結 晶、低誘電率ガラスセラミックス、AIN、あるいはプ ラスチック樹脂、薄膜チタン被覆シリコン、または銅 (Cu)、ニッケル (Ni)、チタン (Ti)、スズ (Sn)、ステンレススティール (Fe) 薄膜もしくは 薄板が望ましいが、薄膜との反応性が小さく、安価で強 度が大きく、かつ基板上に形成される金属薄膜の結晶性 という点からアルミナ、サファイアが望ましく、一方、 下部領極自体を基板として選択するならば、高周波領域 における低抵抗化の点で銅(Cu)薄板または銅(C u)薄膜が望ましい。

【0037】また、本発明の誘電体薄膜をはさむ電極は、例えば、白金(Pt)、金(Au)、パラジウム(Pd)、銅(Cu)薄膜等があり、これらのうちでも白金(Pt)と金(Au)薄膜が最適である。Pt、Auは誘電体との反応性が小さく、また酸化されにくい為、誘電体との界面に低誘電率相が形成されにくい為である。電極形成は、ゾルゲル、スパッタ、CVD、蒸

・ は、メタライズ等があるが、低温合成が可能で誘電体薄膜との反応が抑止できるマグネトロンスパッタ法などの気相合成法が望ましい。

【0038】低誘電率体はアモルファスSiО2 からな

るものであるが、分割高誘電率体層の間に充填するには、ゾルゲル、スパッタ、CVD、蒸着等の方法があるが、高誘電率体層との反応を抑止できるマグネトロンスパッタ法などの気相合成法が採用することが望ましい。【0039】分割高誘電率体としては、高周波領域において高誘電率を有するものであれば良いが、その膜厚は1 μ m以下が望ましい。また、誘電体薄膜は、金属元素としてPb、MgおよびNbを含むペロブスカイト型複合酸化物結晶からなる膜厚2 μ m以下の薄膜であって、測定周波数1kHz(室温)での比誘電率が2500以上、100MHz(室温)での比誘電率が2000以上であり、かつ比誘電率の温度特性が±15%以内(-40 ∞ ~85 ∞)であり、直流電界5 V/μ m印加時の比誘電率の減少率が40%以内であるものが望ましい。

【0040】また、誘電体薄膜の他の例として、金属元素としてBa、Ti、ZrおよびSnを含有するペロプスカイト型複合酸化物からなる誘電体薄膜であって、これらの成分をBaTil-x-y Zrx Sny O3 と表した時のxおよびyが、図1における線分A-B-C-D-E-F-Aで囲まれる範囲内にあり、かつ、ペロブスカイト結晶の平均結晶粒径 d が 0 、 $10\sim0$ 、 $25~\mu$ mのものも用いられる。

【0041】尚、本発明においては上記した誘電体薄膜が特に望ましいが、上記した以外のPZT、PLZT、BaTiO3、SrTiO3、Ta2O5等の誘電体薄膜であっても良く、特に限定されるものではない。このような誘電体層は、PVD法、CVD法、ゾルゲル法等の公知の方法により作製される。

【0042】上記したPb-Mg-Nb系およびBaT il-x-y Zrx Sny O3 で表される組成の誘電体薄膜 が望ましい理由は、巨視的な自発分極を持たないため高 周波での誘電分散が小さく、かつナノメータースケール におけるイオン配列のゆらぎによって高い比誘電率を示 すことが理論的に予測されたためである。これらバルク 形態におけるナノメータースケールの構造ゆらぎを変化 させることなく薄膜形態として作製するためには、組成 比およびナノスケールにおけるイオン配列を材料合成の 初期の段階からコントロールできるゾル・ゲル法、また はマグネトロンスパッタやMOCVD等の気相合成法が 最適である。よって、薄膜候補材料として、バルクセラ ミックスにおいて、巨視的な自発分極はもたないが、局 所的なナノメータースケールにおいて分極構造をとるい わゆるPb系リラクサー誘電体と、やはり自発分極をも たないが、相の共存によって高い誘電率を示すBa(Z r, Sn, Ti) O3 系材料に着目したのである。

[0043] Pb $(Mg_{1/3}$ Nb_{2/3}) O₃ (PMN)

薄膜を作製する際には、他の求核性を有する有機金属化合物の存在下においても安定なMg-O-Nb結合を有するMgNb複合アルコキシド分子、或いはMgNb複合アルコキシド分子を部分的に加水分解したゾルをMgNb前駆体として用いて合成したPMN前駆体溶液を用いることにより、測定周波数1kHz(室温)での誘電率が2500以上の高い比誘電率を有するPMN薄膜を作製することができる。

【0044】さらに、この薄膜は、誘電率の周波数依存性が小さく、測定周波数100MHzにおいても、比誘 10電率が2000以上を示し、高周波においても薄膜コンデンサ材料として有用である。

【0045】一方、単結晶あるいはバルクセラミックスのBaTiО₃は120℃、10℃、-70℃に相転移点が存在し、その近傍で比誘電率が高くなることはよく知られているところである。本発明の誘電体薄膜では、BaTiО₃のTi原子をZr原子及びSn原子にて置換することにより、3点の相転移点は室温付近にシフトし、室温で3種類の相転移ピークが重なることにより、高い比誘電率を実現している。即ち、ナノメータースケ20一ルでの相の共存効果が薄膜形態においても実現されているのである。

【0046】また薄膜中の平均結晶粒径を小さくしていった場合、強誘電的性質から常誘電的性質に変化するために、比誘電率は多少低下するが直流電圧がかかった状態の比誘電率の低下が抑制され、DCバイアス特性は良好となる。なおかつ、強誘電性の起源である自発分極が消失するため自発分極に起因する比誘電率の周波数分散が小さくなり、100MHz以上の高周波においても、大きな比誘電率を示すのである。

【0047】Pb (Mg1/3 Nb2/3)O3 (PMN) 薄膜の作製について説明する。

【0048】まず鉛(Pb)の有機酸塩、無機塩、アルコキシドから選択される少なくとも1種の鉛化合物をR1OH、R2OC2H4OH、R3COOH(R1、R2、R3:炭素数1以上のアルキル基)で示される溶媒に混合する。この時、鉛化合物が結晶水を含む場合には、作製したPb前駆体溶液中に水が存在しないように脱水処理する。

【0049】次にMg、及びNbの有機酸塩、無機塩、アルコキシドから選択される少なくとも1種のMg化合物、Nb化合物をMg:Nb=1:2のモル比でRiOH、R2OC2H4OH、R3COOH(Ri、R2、R3:炭素数1以上のアルキル基)で示される溶媒に混合する。混合後、所定の操作を行い、IRスペクトルにおいて656cm⁻¹付近に吸収を有し、他の求核性の有機金属化合物の存在下においても安定なMg-O-Nb結合を有するMgNb複合アルコキシド分子を合成する

【0050】IRスペクトルにおいて656cm⁻¹付近 50

に吸収を有するMgNb複合アルコキシド分子を得るに は、以下のような方法がある。(1)MgおよびNbの アルコキシド原料を溶媒に混合し、溶媒の沸点まで溶液 の温度を上昇させ、例えば酸等の触媒の共存下で還流操 作を行うことにより、分子内での脱エーテル反応を促進 する方法。 (2) 上記のようにMgおよびNbのアルコ キシド原料を溶媒に混合し、溶媒の沸点まで溶液の温度 を上昇させ、還流操作による複合化を行った後、無水酢 酸、エタノールアミン等に代表される安定化剤を添加す る方法。(3) Mgのカルボン酸塩とNbのアルコキシ ドとの還流操作により、分子内での脱エステル反応を促 進する方法。(4) Mgの水酸化物とNbのアルコキシ ド、あるいはMgのアルコキシドとNbの水酸化物の還 流操作により、分子内での脱アルコール反応を促進す る。(5)鉛前駆体の求核性を小さくする為、前述の無 水酢酸、エタノールアミン等の安定化剤を添加する方 法。以上のいずれかの手法を用いる事により、他の求核 性有機金属化合物の存在下においても安定なMg-O-Nb結合を有するMgNb複合アルコキシド分子を合成 できる。これらのうちでも、安定なMg-O-Nb結合 を有するという点から、(2)および(3)の方法が望 ましい。

10

【0051】また、合成した上記MgNb複合アルコキシド溶液に水と溶媒の混合溶液を適下し、部分加水分解を行い、前述のMgNb複合アルコキシドが重縮合したMgNbゾルを形成させる。部分加水分解とは、分子内のアルコキシル基の一部を水酸基と置換し、置換された分子内での脱水、あるいは脱アルコール反応により、重縮合させる方法である。

【0052】作製したPb前駆体溶液とMgNb複合アルコキシド溶液、あるいはMgNbゾルをPb: (Mg+Nb)=1:1のモル比で混合し、PMN前駆体溶液とする。

【0053】作製したPMN前駆体溶液を基板上にスピンコート法、ディップコート法、スプレー法等の手法により成膜する。

【0054】成膜後、300~400℃の温度で1分間 熱処理を行い、膜中に残留した有機物を燃焼させ、ゲル 膜とする。1回の膜厚は0.1μm以下が望ましい。

【0055】成膜-熱処理を所定の膜厚になるまで繰り返した後、750~850℃で焼成を行い、本発明の結晶質の誘電体薄膜が作製される。得られた誘電体薄膜の膜厚は2μm以下であるが、これより厚くなると工程数が増加し、また、コンデンサを構成した場合、容量が小さくなるからである。誘電体薄膜の膜厚は、製造の容易性、膜質劣化の点で1μm以下が望ましく、さらに膜の絶縁性を考慮すると特に0.3~1μmが望ましい。

【0056】このようなPMN薄膜は、MgNb複合アルコキシド分子を合成する際、Mg及びNbの金属化合物間の反応促進、及び複合アルコキシド分子を安定化す

る手法を用い、他の求核性有機金属化合物の存在下においても、安定なMg-O-Nb結合を有するMgNb複合アルコキシドを合成させ、このMgNb複合アルコキシド分子を含む溶液とPb前駆体溶液とを混合してPb(Mg1/3 Nb2/3) O3 前駆体溶液を合成する点に特徴がある。

【0057】この様な手法で得られたMgNb前駆体容液は、赤外吸収スペクトル(以下、IRスペクトル)において、656cm⁻¹付近に吸収を有し、溶液の段階で既にコランパイト(MgNb2O6)に近い構造を持つ、強固なMg-O-Nb結合を有するMgNb複合アルコキシド分子が形成されている。このため、他の求核性有機金属化合物(例えば酢酸鉛)に対して安定であり、Mg-O-Nb結合が破壊されることなく、Pb(Mg1/3Nb2/3)O3前駆体が形成される。

【0058】このPMN前駆体溶液を塗布し、焼成することにより、本発明の誘電体薄膜が得られる。これにより、PMN薄膜の場合には、測定周波数1kHz(室温)での比誘電率が2500以上、100MHz(室温)での比誘電率が2000以上、比誘電率の温度特性 20が±15%以内(-40℃~85℃)、直流電界5V/μm印加時の比誘電率の減少率が40%以内となる。

【0059】また、上記のMgNb複合アルコキシド分子を部分的に加水分解処理することにより数nmオーダーのMgNbゾルが形成され、この数nmオーダーのMgNbゾルを含むPb(MgI/3 Nb2/3) O3 前駆体が形成される。このPMN前駆体溶液を塗布し、焼成することにより、本発明の誘電体薄膜が得られる。これにより、上記と同様の特性が得られる。

【0060】そして、膜厚が2μm以下で、測定周波数1kHzでの比誘電率が3000以上、100MHzでの比誘電率が2500以上と高く、かつ温度特性の良好なペロブスカイト型複合酸化物からなる誘電体薄膜を一対の電極により挟持することにより、高誘電率の薄膜コンデンサを得ることができる。

【0061】BaTi_{1-x-y} Zrx Sny O3 系薄膜について説明する。

【0062】本発明の誘電体薄膜はは、 $BaTi_{1-x-y}$ Zr_x Sn_y O_3 と表した時、x と y が図 1 に示した関係にあり、しかも平均結晶粒径 d が 0 . 10 \sim 0 . 25 μ m を満足するものである。

【0063】ここでxとyが図1に示した線分A-B-C-D-E-F-Aで囲まれる範囲内としたのは、図1において線分B-C-D-Eよりも上方にある場合には、-25~85℃において静電容量の温度変化率が±8%よりも大きくなるからである。また、線分E-Fよりも右側にある場合、即ち、xが0.10よりも大きい場合には比誘電率が1200よりも小さくなるからである。

【0064】さらに、線分A-Bよりも左側にある場

【0065】本発明においては、xとyとの関係が、図1における線分A-B-D-G-Aで囲まれる範囲内にあることが、比誘電率が大きく、静電容量の温度特性およびDCバイアス特性を向上するという点から望ましい。ここで、点G(x,y)は(0.05,0.01)である。

【0066】また、平均結晶粒径 d を0.10~0.2 5 μ m としたのは、平均結晶粒径 d が0.10 よりも小さい場合には比誘電率が小さく、その温度特性も悪くなるからである。また、平均結晶粒径 d が0.25 μ m よりも大きくなると、DCバイアスに対する比誘電率の変化率が大きくなるからである。平均結晶粒径 d は、比誘電率の向上という点から0.14~0.25 μ m であることが望ましい。

【0067】本発明の誘電体薄膜の膜厚は、耐絶縁性および膜の均質性という観点から、 5μ m以下、特には、 $0.3\sim2\mu$ mが望ましい。

【0068】本発明の誘電体薄膜は、先ず、金属元素としてBa, Ti, Zr, Snを含有するペロプスカイト型複合酸化物であって、これらの成分をBaTil-xy Zrx Sny O3 と表した時のx及びyの値が図1の線分で囲まれる範囲内の原料溶液を作製し、この溶液を基板上に塗布した後、熱処理乾燥し、塗布と熱処理を繰り返して所望厚さの膜を形成し、焼成することにより得られる。

【0069】即ち、本発明の誘電体薄膜は、各成分の組成の制御、膜厚、微粒領域 ($0.05\sim1~\mu~m$) での結晶粒径の制御が比較的容易な、以下のような方法で形成することが望ましい。

【0070】先ず、Ba, Ti, Zr, Snの各金属イオンを含有する有機酸塩, 無機塩, あるいは金属アルコキシドのような有機金属化合物を出発原料とし、BaTil-xy Zrx Sny O3 におけるx及びyの範囲が図1の線分の範囲内を満足する組成となるように混合し、原料溶液を調製する。次に、この原料溶液を基板上に塗布する。溶液の塗布はスピンコーティング, ディップコーティングなどの種々の方法により行うことができる。また、Ba(Ti, Zr)O3 およびBa(Ti, Sn)O3 溶液を別々に作製し、交互に塗布することにり、所望の組成に調製しても良い。

【0071】次に、こうして基板上に塗布された塗膜から有機物を取り除くために大気中で200~600℃で5秒~2分間熱処理を行い、この後、結晶化するために大気中で700~900℃で30秒~10分間結晶化用

熱処理を行う。これらの塗布~結晶化用熱処理の一連の

プロセスを繰り返すことにより所望の膜厚の誘電体薄膜

【実施例】先ず、Pb (Mg1/3 Nb2/3) O3 からなる誘電体薄膜と、BaTi1-x-y Zrx Sny O3 として表される誘電体薄膜を作製し、その特性を測定した。 【0081】①Pb (Mg1/3 Nb2/3) O3 からなる誘電体薄膜の作製

酢酸MgとNbエトキシドを1:2のモル比で秤量し、2ーメトキシエタノール中で還流操作(124℃で24時間)を行い、MgNb複合アルコキシド溶液(Mg=4.95mmol、Nb10.05mmol、2ーメトキシエタノール150mmol)を合成した。次に酢酸鉛(無水物)15mmolと150mmolの2ーメトキシエタノールを混合し、120℃での蒸留操作により、Pb前駆体溶液を合成した。

【0082】MgNb前駆体溶液とPb前駆体溶液をモル比Pb: (Mg+Nb)=1:1になるよう混合し、室温で十分撹拌し、Pb (Mg1/3 Nb2/3) O3 (PMN) 前駆体溶液を合成した。この溶液の濃度を2-メトキシエタノールで約3倍に希釈し、塗布溶液とした。【0083】次に第1の電極層が形成されたサファイア基板上に、前記途布溶液をスピンコーターで塗布し、乾

基板上に、前記塗布溶液をスピンコーターで塗布し、乾燥させた後、300℃で熱処理を1分間行い、ゲル膜を作製した。塗布溶液の塗布ー熱処理の操作を繰り返した後、830℃で1分間(大気中)の焼成を行い、Pb(Mg1/3 Nb2/3)O3 薄膜を得た。

【0084】この溶液の濃度を2-メトキシエタノール で約3倍に希釈し、塗布溶液とした。電極となるPt (111) が650℃でスパッタ蒸着されたサファイア 単結晶基板上の上記Pt電極の表面に、前記塗布溶液を スピンコーターで塗布し、乾燥させた後、300℃で熱 処理を1分間行い、ゲル膜を作製した。塗布溶液の塗布 -熱処理の操作を繰り返した後、830℃で1分間(大 気中) の焼成を行い、膜厚Ο. 5μm、1. 0μm、 2. 0 μmの3種類のPb (Mg1/3 Nb2/3) O3 薄 膜を得た。得られた薄膜のX線回折結果より、ペロブス カイト生成率を計算するとそれぞれ約95%であった。 【0085】作製した全ての薄膜表面に直径0.2mm の金電極をスパッタ蒸着により形成し、薄膜コンデンサ を作製し、LCRメータ(ヒュウレットパッカード社製 4284A) を用いて、25℃、1kHz (Ac100 mV) の条件で比誘電率、誘電損失を求めた結果、それ ぞれ比誘電率が2620、誘電損失が0.036であっ た。また、図4に−40℃から+85℃の温度範囲での 比誘電率の温度特性評価結果を示す。比誘電率kの温度 変化率 (Δk/k (25℃)) は-9.6%から+6. 0%と±15%以内であった。尚、Δkは-40℃から +85℃の比誘電率の変化量、k (25℃) は25℃に おける比誘電率である。

【0086】図5に比誘電率の直流電界依存性を示す。 直流電界5 V/μ mでの比誘電率の減少率は40%以内であった。

を得、最後に 0. 10~0. 25 μmの平均結晶粒径を得るために酸素含有雰囲気中で 1050~1140℃で10分間~3時間焼成を行い、5μm以下、例えば、膜厚 0. 3~2μmの本発明の誘電体薄膜を得る。平均結晶粒径は焼成温度や焼成時間により制御できる。

【0072】本発明においては、不可避不純物として、 Sr, Ca, Na等が1重量%以下で混入する場合があ るが、特性には影響はない。

【0073】また、得られた誘電体薄膜は、 $BaTi_{1-x-y}$ Zr_x Sn_y O_3 で表される結晶相の他に、Ba (Ti, Zr) O_3 、Ba (Ti, Sn) O_3 が析出していても良い。

【0074】このような $BaTi_{1-x-y}$ Zrx Sny O 3 系薄膜では、 $BaTiO_3$ のTi原子をZr原子及び Sn原子にて所定量置換することにより、3点の相転移 点は室温付近にシフトし、室温で3種類の相転移ピーク が重なることにより、高い比誘電率を実現している。

【0075】また、BaTi_{1-A} Zr_A O₃ とBaTi_{1-B} Sn_B O₃ では、同じBサイト置換量に対して3点の相転移点が異なる為、BaTi_{1-x-y} Zr_x Sn_y O₃ においてxとyを調整することにより、高誘電率を保ちながら温度特性は良好になる。

【0076】さらに薄膜中の平均結晶粒径を細かくしていった場合、強誘電体的性質に常誘電体的性質が現れるために、比誘電率は多少低下するが直流電圧がかかった状態の比誘電率の低下が抑制され、DCパイアス特性は良好となる。

【0077】さらにまた、測定周波数100MHz(室温)のような高周波領域においても、強誘電性の起源である自発分極が消失するため自発分極に起因する誘電率の周波数分散が小さくなり、高周波領域においても大きな比誘電率を有する。

【0078】即ち、本発明のセラミックコンデンサでは、誘電体薄膜の比誘電率が、測定周波数 $1 \, \mathrm{KHz}$ および $100 \, \mathrm{MHz}$ でそれぞれ $1200 \, \mathrm{および}$ $1100 \, \mathrm{MHz}$ であり、静電容量の温度特性もコンデンサの $1 \, \mathrm{IS}$ 規格における $1 \, \mathrm{IS}$ 保管を満足し、且つ直流電圧印加による静電容量の減少率(DCバイアス特性)も $1 \, \mathrm{IS}$ を量の減少率(DCバイアス特性)も $1 \, \mathrm{IS}$ で量の減少率(DCバイアス特性)も $1 \, \mathrm{IS}$ では、 $1 \, \mathrm{IS}$ でなく、 $1 \, \mathrm{IS}$ でなく、バイパスコンデンサやデカップリングコンデンサのような $1 \, \mathrm{IS}$ での高周波回路用のコンデンサとして優れたセラミックコンデンサを得ることができる。

【0079】尚、図2では、単板型の薄膜コンデンサについて記載したが、本願発明では、これに限定されるものではなく、複数の誘電体薄膜と複数の電極膜を交互に形成した積層タイプの薄膜コンデンサであっても良いことは勿論である。

[0080]

11

【0087】上記の薄膜コンデンサの1MHzから1.8GHzでのインピーダンス特性を、インピーダンスアナライザー(ヒュウレットパッカード社製HP4291A)を用いて測定した。薄膜コンデンサの共振周波数が300MHz以上になるよう、電極面積および電極厚みを変更し、薄膜コンデンサの容量CとインダクタンスLを調整した。測定周波数100MHzでのインピーダンスから容量を算出し、比誘電率を求めると、2040であった。図6に比誘電率の周波数特性を示す。

【0088】また、温度特性および直流電界依存性は1kHzでの結果と同様であった。

【0089】②BaTi₁-x-y Zrx Sny O3 として 表される誘電体薄膜の作製

出発原料であるテトラーイソープロポキシチタン、テトラー n ープロポキシジルコニウム及びテトラーイソープロポキシスズを、溶媒である2ーメトキシエタノールに溶かし、それぞれ0.4M(mol/1) 濃度のチタン溶液、ジルコニウム溶液及びスズ溶液を作製した。また金属バリウムを、溶媒である2ーメトキシエタノールに溶解させ、0.4M濃度のバリウム溶液を作製した。こ20れらの4種の溶液を、BaTil-xy Zrx Sny O3と表した時のx及びyが表1の値となるように混合し、原料溶液を調製した。

【0090】ついで、これら各原料溶液を白金(Pt) 基板上にそれぞれスピンコートし、得られた強膜に対して大気中300℃で1分間熱処理乾燥を行い、この後、 大気中750℃で5分間結晶化用熱処理を行った。このようなスピンコートによる溶液の塗布から結晶化用熱処理までの一連のプロセスを30回繰り返し行い、膜厚が0.8μmの薄膜を形成し、酸素雰囲気中1050~1 30140℃で1時間焼成を行い、膜厚0.6μmで表1の 平均結晶粒径 d を有する誘電体薄膜を得た。

【0091】得られた誘電体薄膜をX線回折測定(XR D) により分析を行ったところ、いずれもペロプスカイ ト型酸化物のピークが確認された。また誘電体薄膜を走 査電子顕微鏡 (SEM) により観察し、平均結晶粒径を 測定した。さらに、誘電特性の評価は、誘電体薄膜上に Auを蒸着して上部電極とし、下部電極であるPt層と 平板コンデンサを形成することにより行った。測定はし CRメーターによって行い、測定周波数 f = 1 k H z、 印加電圧Vrms = 100mVとした。室温での比誘電率 (K)、誘電損失 (DF) および-25℃と85℃の静 電容量の変化率を測定し、これらの結果を表1に示す。 【0092】尚、-25℃の静電容量の変化率(%) は、-25℃の静電容量をC-25 とし、25℃の静電容 量をC₂₅ とした時、(C-25 -C₂₅)×100/C₂₅ で 求め、85℃の静電容量の変化率(%)は、85℃の静 電容量をC85 とし、25℃の静電容量をC25 とした時、 (C85 - C25) × 100/C25で求めた。またDCバイ アス特性を、電圧を印加しない場合の静電容量Co 、5 V/μmの電圧を印加したときの静電容量C1 とした時 に、(Co - C1)/Co × 100で求め、表 1 に記載 した。

【0093】また、インピーダンスアナライザ(ヒュウレットパッカード社製HP4291A,フィクスチャーHP16092A)を用いて1MHz~1.8GHzにおける特性評価をおこなった。インピーダンス一周波数特性の測定により、100MHz(室温)における等価直列容量を評価し、比誘電率を求めた。これらの結果を表1に示す。

[0094]

【表1】

17

No.	х	y值	平均結晶 粒極	比誘電 率	比赛電 率	诱電損失	D C/iv7x 特性	静電容量 温度変化	1	
			d('##)	K 1KHz	K 100MHz	DF CO	E=5V/ μ = (%)	-25 °C	85°C	
1	0.010	0.010	0.25	1890	1701	2.76	24.3	-4.50	-4.2	
2	0.010	0.020	0.22	1790	1629	2.62	24.2	-5.60	-2.2	
3	0.010	0.035	0.21	1780	1655	2.43	25.1	-5.32	-3.0	
4	0.010	0.050	0.19	1770	1663	2.23	27.0	-5.08	-3.9	
5	0.010	0.065	0.17	1735	1648	2.15	29.2	-3.80	-13.5	
6	0.025	0.010	0.20	1473	1369	2.42	17.3	-5.50	-1.4	
7	0.025	0.020	0.17	1510	1419	2.23	17.5	-7.10	1.8	
8	0.025	0.035	0.15	1520	1444	2.20	18.0	-6.50	1.9	
9	0.025	0.050	0.14	1520	1444	2.06	19.9	-5.80	2.0	
10	0.025	0.065	0.13	1500	1455	1.81	22.4	-6.00	-7.3	
ü	0.025	0.080	0.13	1325	1285	1.73	25.0	2.20	-7.7	
12	0.025	0.100	0.10	1115	1093	1.55	26.1	12.50	-21.0	
13	0.050	0.010	0.17	1490	1430	2.54	23.4	-5.40	-2.0	
14	0.050	0.020	0.15	1540	1478	2.21	23.5	-6.20	1.6	
15	L	0.035	0.14	1520	1474	2.16	25.1	-5.80	0.7	
16		0.050	0.14	1505	1459	2.11	26.5	-5.30	0	
17		0.065	0.12	1500	1470	1.76	28.6	-8.00	-13.3	
18		0.010	0.15	1340	1299	2.37	18.6	-3.90	-1.6	
19		0.020	0.14	1380	1352	2.10	18.3	-4.50	0.7	
20		0.035	0.13	1375	1347	2.07	21.0	-4.30	0	
21		0.050	0.12	1350	1323	2.00	22.5	-3.60	-0.9	
22		0.065	0.11	1320	1293	1.92	23.5	-5.80	-14.0	
2	1	0.010	0.13	1205	1169	2.20	14.7	-2.50	-1.1	
2		0.020	0.13	1240	1202	2.01	15.3	-3.20	0	
2		1	0.12	1225	1200	1.95	16.8	-2.70	-0.8	
2			0.10	1200	1176	1.88	18.2	-2.10	-1.7	
2			0.09	1170	1158	1.75	20.7	5.50	-13.2	
2			0.12	1080	1058	2.11	11.0	-1.30	-0.7	
2			0.08	1030	1019	1.67	16.0	-1.40	-3.1	

【0095】表1から判るように、図1の点A、B、C、D、E、F、Aの線分で囲まれる本発明の誘電体薄膜は、1KHzおよび100MHz (室温) における比誘電率はそれぞれ1200および1100以上の高誘電率を有し、静電容量の温度変化率も±8%以下と小さく、また誘電損失も2.76%以下と小さいことが判る。

【0096】また0.10µm未満の粒径の試料(No.27,29)では、1KHzにおける比誘電率は1200未満であるか、100MHzの比誘電率が1100未満となってしまう。

【0097】また、本発明では、DCバイアスに対する静電容量の変化は、5V/μm印加時においても30%未満の低下であり、1KHzおよび100MHz(室温)における比誘電率はそれぞれ1200および1100以上であり、静電容量の温度変化率は±8%未満であるのに対し、範囲外の例ではいずれも1KHzにおける比誘電率は1200未満であるか、100MHzの比誘電率が1100未満となってしまう。また、静電容量の温度変化率も±10%を越えるか、DCバイアスを印加することによる静電容量の減少が大きいことが判る。

【0098】さらに、本発明者等は、粉体を原料として作製した平均結晶粒径が 10μ mで、膜厚が 20μ mの従来の $BaTi_{1-x-y}$ Zr_x Sn_y O_3 (xが0.05) の焼結体を作製し、上記と同様にして比誘電率、DCバイアスに対する静電容量の変化率を測定したところ、1 KHz における比誘電率が15000と高いが、DCバイアス5 V/ μ m印加による静電容量が70%の低下であり、しかも、静電容量の温度特性はJIS規格のF特性を満足する程度、即ち、 $-25\sim85$ ℃において $-30\sim+85\%$ 程度であった。また、100 MHz の比誘電率は10500 であった。

【0099】実施例1

作製は以下のとおりの手順で行った。厚さ0.25mm のアルミナ焼結体基板上に第1のマスクパターンで白金ターゲットのスパッタにより第1の白金電極層を形成した。電極層の形成は高周波マグネトロンスパッタ法を用いた。スパッタ用ガスとしてプロセスチャンバー内にArガスを導入し、真空排気により圧力は6.7Paに維持した。

【0100】プロセスチャンバー内には基板ホルダーと 3個のターゲットホルダーが設置され、3種類のターゲ ット材料からのスパッタが可能である。スパッタ時には 成膜する材料種のターゲット位置に基板ホルダーを移動 させ、基板-ターゲット間距離は60mmに固定した。

【0101】基板ホルダーとターゲット間には外部の高周波電源により13.56MHzの高周波電圧を印可し、ターゲット背面に設置された永久磁石により形成されたマグネトロン磁界により、ターゲット近傍に高密度のプラズマを生成させてターゲット表面のスパッタを行った。高周波電圧の印可は3個のターゲットに独立に可能であり、本実施例では基板に最近接のターゲットにの40み印可してプラズマを生成した。基板ホルダーはヒータによる加熱機構を有しており、スパッタ成膜中の基板温度は一定となるよう制御した。

【0102】また、基板ホルダーに設置された基板のターゲット側には厚さ0.1mmの金属マスクが3種類設置されており、成膜パターンに応じて必要なマスクが基板成膜面にセットできる構造とした。

【0103】上記したようにして得られたPb (Mg 1/3 Nb2/3) O3 からなる塗布溶液を、第1の電極層が形成されたサファイア基板上にスピンコーターで塗布 20 し、乾燥させた後、300℃で熱処理を1分間行い、ゲル膜を作製した。塗布溶液の塗布一熱処理の操作を繰り返した後、830℃で1分間(大気中)の焼成を行い、Pb (Mg1/3 Nb2/3) O3 薄膜を得た。

【0104】得られた上記誘電体薄膜の上にレジストを塗布しフォトリソグラフィー工程によって露光、現像し、これをマスクとするウェットエッチングにより、パターン形状に誘電体薄膜のパターニングを行い、分割高誘電率体を作製した。次に第3のマスクパターンをセットし、分割高誘電率体相互間にSiO2ターゲットのスパッタにより低誘電率体を形成した。この低誘電率体(比誘電率4.0)は分割高誘電率体に隣接し、電場が分割高誘電率体に集中するため、コンデンサ素子として、分割高誘電率体による並列接続構造を形成するために設けられているものである。

【0105】その後、スパッタ法により第2の白金電極層を形成した。白金ターゲットのスパッタにより、上部電極すなわちパワー面を形成した。容量取出部として、下部電極を上部電極に比して大きく設定している。個々の分割高誘電率体の面積は0.2×0.2 mm²であり、低誘電率体の幅は0.1 mmである。案子全体の誘電体薄膜の面積は3×3 mm²であり、分割高誘電率体より形成される単位コンデンサが100個並列接続された薄膜コンデンサとなっている。

【0106】作製した薄膜コンデンサの1MHzから 1.8GHzでのインピーダンス特性を、インピーダン スアナライザー(ヒュウレットパッカード社製HP42 91A)を用いて測定した。実効容量が196nF(単位コンデンサー当たり、1.96nF)、実効インダクタンスが8pH(単位コンデンサ当たり800pH)、 実効抵抗が $15m\Omega$ (単位コンデンサ当たり1.5 Ω)、共振周波数は127MHzであった。単位コンデンサ当たりの抵抗値が大きいのは、サブ μ m厚のPt 薄膜電極を用いているためであり、電極厚みをより厚くすることでさらに、低抵抗とすることは可能である。

20

【0107】共振周波数をより高周波側に移動させるには、分割される個々の分割高誘電率体の面積を小さくすればよく、例えば0.1×0.1mm²、低誘電率層の幅を0.05mmとすると、実効容量は前記例と同程度となるが、単位コンデンサの数が4倍となるため、共振周波数は約254MHzと2倍とすることが可能である。

【0108】比較例として、上記構造で、アモルファス SiO_2 の代わりにポリイミド樹脂からなる低誘電率樹脂を充填したところ、実効容量が 210nF、実効イン ダクタンスは 120pH、実効抵抗が $48m\Omega$ であった。

【0109】実施例2

【0110】実効容量が102nF、実効インダクタンスは10pH、実効抵抗が14mΩであった。

[0111]

【発明の効果】以上詳述した様に、本発明によれば、誘電体薄膜を、分割高誘電率体とアモルファスSiO2からなる低誘電率体により構成したので、大容量、低インダクタンスが同時に実現でき、超高速IC回路のノイズ低減を図ることができる。

【0112】即ち、分割高誘電率体の相互間に低損失低 誘電率アモルファス SiO_2 を充填したので、分割高誘 電率体の電東密度の漏れを小さくし、低インダクタンス 化を促進できるとともに、低誘電損失すなわち、低抵抗 を実現できるため、ICへの効率的な電荷供給をするこ とができる。

【0113】よって、実効容量が100nF以上の大容量で、かつ低インダクタンス(10pH以下)、100MHz以上の共振周波数をもつ薄膜デカップリングコンデンサを提供することができ、数100MHzから1GHzのクロック周波数で動作する高速デジタルIC回路における同時切り替えノイズの効果的な除去、および電源電圧の定常的な安定化を図ることができる。

【図面の簡単な説明】

【図1】組成式BaTi_{1-x-y} Zrx Sny O3 において、横軸にx、縦軸にyを記載した図である。

【図2】本発明の薄膜コンデンサの基本構成を示す斜視 図である。 【図3】図2の上部の電極膜を省略した状態の平面図で ある。

【図4】実施例で作製したPb (Mg1/3 Nb2/3) O 3 薄膜の測定周波数1kHzにおける比誘電率の温度特性を示す図である。

【図5】実施例で作製したPb(Mg1/3 Nb2/3) O 3 薄膜の測定周波数1kHzにおける比誘電率の直流電界依存性を示す図である。

【図6】実施例で作製したPb(Mg1/3 Nb2/3)O

3 薄膜の比誘電率の周波数特性を示す図である。 【符号の説明】

1・・・基板

2、5・・・電極膜


3・・・分割高誘電率体

4・・・低誘電率体


6、7・・・容量取出部

10・・・誘電体薄膜


【図1】




[図2]



. . . .



【図4】



温度 (℃)

